测试封装应力用压阻式应变计阵列

Chinese

您当前的位置：

首页 >

文章列表页 >

测试封装应力用压阻式应变计阵列

更新时间：2025-09-11

- 测试封装应力用压阻式应变计阵列
- Issue 2, Pages: 5-7(2002)
- 作者机构：
- 作者简介：
- 基金信息：
- DOI：10.13873/j.1000-97872002.02.002
  CLC： TN405
- Published：2002
- 稿件说明：
移动端阅览
[J]. 2002, (2): 5-7.
DOI：

[J]. 2002, (2): 5-7. DOI： 10.13873/j.1000-97872002.02.002.

摘要

集成电路封装应力是影响芯片生产的成品率和可靠性的关键因素。针对目前广泛采用的PQFP封装模式

介绍了利用压阻式应变计阵列测试集成电路封装应力的原理、应变计的制造及标定方法

Abstract

关键词

Keywords

references

0

Views

0

下载量

0

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

Related Articles

基于MEMS喷墨打印芯片的低应力封装基板设计

一种可扩展式磁传感器阵列及应用

液体摆检测电路的设计

功率集成电路中过热保护电路的设计

阵列式硅压阻压力传感器的研究

Related Author

冯东东

王伟

葛胜

关一民

李荣生

Related Institution

上海大学微电子学院

北京航空工艺研究所

⁰