∑—Δ微加速度计的抽取滤波器设计

付娟; 王驰; 李醒飞

doi:10.13873/j.1000-97872009.07.012

Chinese

您当前的位置：

首页 >

文章列表页 >

∑—Δ微加速度计的抽取滤波器设计

设计与制造 | 更新时间：2025-09-11

- ∑—Δ微加速度计的抽取滤波器设计
- Design of decimation filter of ∑-Δ microgravity accelerometers
- 传感器与微系统 2009年28卷第7期页码：74-76+79
- 作者机构：
  
  天津大学精密测试技术及仪器国家重点实验室
- 作者简介：
- 基金信息：
- DOI：10.13873/j.1000-97872009.07.012
  中图分类号： TN713
- 纸质出版：2009
- 稿件说明：
移动端阅览
[1]付娟,王驰,李醒飞.∑—Δ微加速度计的抽取滤波器设计[J].传感器与微系统,2009,28(07):74-76+79.

FU Juan, WANG Chi, LI Xing-fei. Design of decimation filter of ∑-Δ microgravity accelerometers[J]. 2009, 28(7): 74-76+79.
[1]付娟,王驰,李醒飞.∑—Δ微加速度计的抽取滤波器设计[J].传感器与微系统,2009,28(07):74-76+79. DOI： 10.13873/j.1000-97872009.07.012.

FU Juan, WANG Chi, LI Xing-fei. Design of decimation filter of ∑-Δ microgravity accelerometers[J]. 2009, 28(7): 74-76+79. DOI： 10.13873/j.1000-97872009.07.012.

摘要

设计一种数字抽取滤波器

用于∑-Δ微加速度计的研究。分析了抽取滤波器的实现结构;基于Matlab平台

利用Simulink的过滤器分析工具包（FDATool）

详细介绍了级联积分器梳状（CIC）滤波器和半带滤波器的设计过程

并给出它们相应的结构图;对滤波器的性能进行了仿真和分析。结果表明:抽取滤波器实现了256倍抽取

分辨率达到了20 bit

该滤波器能正确再现输入加速度信号。

Abstract

A decimation filter is designed for ∑-Δ accelerometer.The implementing structure of decimation filter is analyzed.The way to design CIC filter and halfband filter is introduced in details as well as their structures

with FDATool in Simulink

on the platform of Matlab.Performance analysis and simulation of the decimation filter is presented.The result indicates that the designed decimation filter can implement the sampling by 256 times and the sensitivity is 20 bit.The input is resolved after the decimation filter perfectly.

关键词

Keywords

references

∑-Δ ADC中数字抽取滤波器的多级实现 [J]. 马绍宇,韩雁,蔡友. 天津大学学报 . 2007(12)

抽取滤波器的实现结构研究 [J]. 李家会,周金治. 信息与电子工程 . 2006(04)

数字信号处理的FPGA实现[M]. 清华大学出版社 , (美)UweMeyer-Baese著, 2006

CMOS：混合信号电路设计[M]. 科学出版社 , (美)R.J.贝克著, 2005

数字信号处理[M]. 高等教育出版社 , 吴镇扬[编著], 2004

微惯性仪表[M]. 清华大学出版社 , 董景新等编著, 2003

DSP程序开发[M]. 西安电子科技大学出版社 , 李真芳等编著, 2003

硅微型惯性器件理论及应用[M]. 东南大学出版社 , 王寿荣编著, 2000

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据