测试封装应力用压阻式应变计阵列

Chinese

您当前的位置：

首页 >

文章列表页 >

测试封装应力用压阻式应变计阵列

更新时间：2025-09-11

- 测试封装应力用压阻式应变计阵列
- 暂无标题
- 传感器与微系统 2002年第2期页码：5-7
- 作者机构：
- 作者简介：
- 基金信息：
  
  教育部骨干教师资助计划 (2 0 0 0 -65 )
- DOI：10.13873/j.1000-97872002.02.002
  中图分类号： TN405
- 纸质出版：2002
- 稿件说明：
移动端阅览
测试封装应力用压阻式应变计阵列[J]. 传感器与微系统, 2002,(2):5-7.
测试封装应力用压阻式应变计阵列[J]. 传感器与微系统, 2002,(2):5-7. DOI： 10.13873/j.1000-97872002.02.002.

DOI：

摘要

集成电路封装应力是影响芯片生产的成品率和可靠性的关键因素。针对目前广泛采用的PQFP封装模式

介绍了利用压阻式应变计阵列测试集成电路封装应力的原理、应变计的制造及标定方法

Abstract

关键词

Keywords

references

0

浏览量

0

下载量

0

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

相关文章

基于MEMS喷墨打印芯片的低应力封装基板设计

一种可扩展式磁传感器阵列及应用

液体摆检测电路的设计

功率集成电路中过热保护电路的设计

阵列式硅压阻压力传感器的研究

相关作者

冯东东

王伟

葛胜

关一民

李荣生

相关机构

上海大学微电子学院

北京航空工艺研究所

⁰