您当前的位置:
首页 >
文章列表页 >
可重构阵列处理器上HEVC流水线并行化设计与实现
设计与制造 | 更新时间:2025-09-11
    • 可重构阵列处理器上HEVC流水线并行化设计与实现

    • 暂无标题

    • 传感器与微系统   2023年第10期 页码:95-98+102
    • DOI:10.13873/J.1000-9787(2023)10-0095-04    

      中图分类号: TN919.81;TP332
    • 纸质出版:2023

    移动端阅览

  • 赵静, 蒋林, 朱筠, 等. 可重构阵列处理器上HEVC流水线并行化设计与实现[J]. 传感器与微系统, 2023,(10):95-98+102. DOI: 10.13873/J.1000-9787(2023)10-0095-04.

  •  
  •  
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

0

浏览量

30

下载量

0

CSCD

文章被引用时,请邮件提醒。
提交
工具集
下载
参考文献导出
分享
收藏
添加至我的专辑

相关文章

双陷波可重构特性的蓝牙超宽带天线设计
用于多波段的多模式频率可重构天线
可重构结构下卷积神经网络加速研究与设计

相关作者

陆畅
申欣欣
赵文强
张睿
段俊萍
张斌珍
张彦鹏
孙学宏

相关机构

中北大学仪器科学与动态测试教育部重点实验室
宁夏大学物理与电子电气工程学院
宁夏大学信息工程学院
宁夏大学宁夏沙漠信息智能感知重点实验室
西安科技大学电气与控制工程学院
0