西安邮电大学电子工程学院 2. 西安邮电大学计算机学院
纸质出版:2022
移动端阅览
王肖, 邓军勇, 谢晓燕. 可重构卷积神经网络加速器设计与实现[J]. 传感器与微系统, 2022,(2):82-85+89.
可重构卷积神经网络加速器设计与实现[J]. 2022, (2): 82-85+89.
王肖, 邓军勇, 谢晓燕. 可重构卷积神经网络加速器设计与实现[J]. 传感器与微系统, 2022,(2):82-85+89. DOI: 10.13873/J.1000-9787(2022)02-0082-04.
可重构卷积神经网络加速器设计与实现[J]. 2022, (2): 82-85+89. DOI: 10.13873/J.1000-9787(2022)02-0082-04.
针对卷积神经网络(CNN)中卷积核的多样性导致加速器难以实现高效计算的问题
提出了一种可重构卷积神经网络加速器实现方法。加速器包括18个处理引擎(PE)
每个PE包含9个乘累加单元
3个PE构建一个5×5卷积核实现卷积核重构
调度器通过控制每层所需的卷积核大小和通道数分配PE实现卷积处理。加速器支持常见的3×3
5×5卷积核的网络模型
加速器采用数据复用以及并行处理的设计方法
有效降低了存储访问次数
提高了加速器的计算高效性。通过对AlexNet进行验证
实验表明:使用XC7Z045平台在150 MHz的工作频率下
能效比可以达到16.89 GOP/s/W
相比于当前典型设计
能效比分别有410%
270%
78%
19%的提升。
Deep Convolutional Neural Network Architecture With Reconfigurable Computation Patterns [J] . Tu Fengbin,Yin Shouyi,Ouyang Peng,Tang Shibin,Liu Leibo,Wei Shaojun. IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 2017 (8)
0
浏览量
491
下载量
1
CSCD
关联资源
相关文章
相关作者
相关机构