多线程双向并行扫描光栅化硬件加速器

赵建龙; 李涛; 董中华; 冯臻夫

doi:10.13873/J.1000-9787(2021)05-0091-03

Chinese

您当前的位置：

首页 >

文章列表页 >

多线程双向并行扫描光栅化硬件加速器

设计与制造 | 更新时间：2025-09-11

- 多线程双向并行扫描光栅化硬件加速器
- Multi-threaded bidirectional parallel scan rasterization hardware accelerator
- 传感器与微系统 2021年第5期页码：91-93+97
- 作者机构：
  
  西安邮电大学电子工程学院
- 作者简介：
- 基金信息：
  
  陕西省重点研发计划资助项目(2017ZDXM—GY—005)
- DOI：10.13873/J.1000-9787(2021)05-0091-03
  中图分类号： TP391.41
- 纸质出版：2021
- 稿件说明：
移动端阅览
赵建龙, 李涛, 董中华, 等. 多线程双向并行扫描光栅化硬件加速器[J]. 传感器与微系统, 2021,(5):91-93+97.

ZHAO Jianlong, LI Tao, DONG Zhonghua, et al. Multi-threaded bidirectional parallel scan rasterization hardware accelerator[J]. 2021, (5): 91-93+97.
赵建龙, 李涛, 董中华, 等. 多线程双向并行扫描光栅化硬件加速器[J]. 传感器与微系统, 2021,(5):91-93+97. DOI： 10.13873/J.1000-9787(2021)05-0091-03.

ZHAO Jianlong, LI Tao, DONG Zhonghua, et al. Multi-threaded bidirectional parallel scan rasterization hardware accelerator[J]. 2021, (5): 91-93+97. DOI： 10.13873/J.1000-9787(2021)05-0091-03.

摘要

光栅化是图形渲染管线中的关键环节

光栅化加速器是决定图形处理器性能的重要部件。基于重心坐标系的透视校正插值算法

在边函数算法基础上

提出双向四行并行的扫描方式

优化了光栅化算法

提高了图形渲染管线效率。硬件上实现了多线程双向并行扫描的光栅化加速器

验证环境采用20 nmXCVU440平台芯片

综合实现后频率为125 MHz

满足设计需求。

Abstract

Rasterization is a key part of the graphics rendering pipeline.Rasterization accelerators are important components that determine the performance of graphics processors.Based on perspective correction interpolation algorithm of gravity center coordinate system

a bidirectional four-row parallel scanning mode is proposed on the basis of edge function algorithm

rasterization algorithm is optimized

and the efficiency of graphics rendering pipeline is improved.A rasterization accelerator for multi-threaded bidirectional parallel scanning is implemented on the hardware.The verification environment uses a 20 nm XCVU440 platform chip

and the integrated frequency is 125 MHz

which satisfies the design requirements.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据