您当前的位置:
首页 >
文章列表页 >
面向串行总线的层次化UVM验证平台设计
设计与制造 | 更新时间:2025-09-11
    • 面向串行总线的层次化UVM验证平台设计

    • Design of hierarchical UVM verification platform for serial bus

    • 传感器与微系统   2018年第9期 页码:84-86+89
    • DOI:10.13873/J.1000-9787(2018)09-0084-03    

      中图分类号: TN407
    • 纸质出版:2018

    移动端阅览

  • 陈琳娜, 孟建熠, 林志涛. 面向串行总线的层次化UVM验证平台设计[J]. 传感器与微系统, 2018,(9):84-86+89. DOI: 10.13873/J.1000-9787(2018)09-0084-03.

    CHEN Lin-na, MENG Jian-yi, LIN Zhi-tao. Design of hierarchical UVM verification platform for serial bus[J]. 2018, (9): 84-86+89. DOI: 10.13873/J.1000-9787(2018)09-0084-03.

  •  
  •  
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

0

浏览量

141

下载量

20

CSCD

文章被引用时,请邮件提醒。
提交
工具集
下载
参考文献导出
分享
收藏
添加至我的专辑

相关文章

暂无数据

相关作者

暂无数据

相关机构

暂无数据
0